SystemVerilog 2012 : soft constraint
Introducing soft constraints in SystemVerilog 2012
より、
SystemVerilog 2012 にて soft constraint が追加されるらしいです。
これって元々こちらからのもの？
Soft Constraints for SystemVerilog Package - @Venginnerの戯言
soft constraintってなに？
英語わかる方はこちら。
Basic Introductory Tutorial on Soft Constraints
英語が苦手な私は、PDFファイルにて。
Soft Constraints for SystemVerilog(PDF)
適当な理解だとこんな感じ。
- 上書きみたいなことができる。
- 後からの制約範囲は AND みたいな感じ。
なるほど。
使いこなせれば便利そう。
